【高能预警】为什么现代电路不能采用更高效率的E进制

时祤Alnitak

首先，得明确一下 “效率” 的具体含义。
假设为 进制， 进制既可以是整数进制，也可以是非整数进制。
这里有 _ _ _ _ … _ 共 个坑，可表示 个 位 进制数，记 。
每个坑可以填 种不同的符号，也就是每个坑可以有 种状态， 个坑共 个状态，记 。
之所以是 个状态，而不是 个状态，是因为坑与坑之间的 “重要程度” 是不同的，这就类似于十进制中的个位、十位和百位上的数字可以都是 ，但分别表示的是 、 和 。
也就是说，为了表示 个数，在 进制中，用掉了 个状态。
什么叫做效率高？
同样是表示 个数， 进制用了 个状态， 进制用了 个状态，如果 ，那么有理由相信 进制比 进制效率高。
也就是说，在什么进制下，可以用尽可能少的状态来表示尽可能多个数？
其实就是问什么进制最省空间，也就是你的问题描述中的最省设备的意思。
所以这里的效率指的是存储效率。
用数学语言描述就是，为了表示 个数，当 为多少时， 可取得最小值？
下面是计算过程：


当常数， 式两边同时取对数，解出 代入 式，这样就消去了 。
有,
两边对 求导，有

令上式等于 ，可得 ，此时 取得最小值 。
让 分别取 ，从下图函数曲线上更能看出不同进制的效率情况。
m取不同值时，s关于r的函数曲线所以说
在整数进制下，三进制最优，二进制次之。
在非整数进制下， 进制最优，但是在实际电路中不易实现。

北斗宿壬SF